De la Nube a la FPGA: Introducción Práctica a RISC-V con Quintauris
Lugar de realización
Facultad de Ciencias UGR, Aula A10
Av. de Fuente Nueva, s/n
Dirección
Diego Pedro Morales Santos
Catedrático de Universidad
Dpto. de Electrónica y Tecnología de los Computadores
Universidad de Granada
Coordinación
Ángel Berrio Moreno
Head of Product Management, Quintauris
Colabora
Introducción
La arquitectura RISC-V está revolucionando el mundo del hardware con su enfoque abierto, modular y altamente escalable. En este curso intensivo, impartido conjuntamente por la Universidad de Granada y la empresa tecnológica Quintauris, te sumergirás en el ecosistema RISC-V desde una perspectiva teórica y, sobre todo, práctica.
Durante ocho sesiones repartidas en dos semanas, conocerás los fundamentos de RISC-V, su evolución, y las herramientas open source que lo rodean. A través de seminarios, talleres y laboratorios prácticos, trabajarás directamente con la plataforma tecnológica de Quintauris, aprendiendo a desplegar y probar IP hardware RISC-V desde entornos cloud hasta dispositivos FPGA reales.
El curso está diseñado para estudiantes, investigadores o profesionales del ámbito de la ingeniería electrónica, informática o telecomunicaciones que deseen adquirir competencias en una de las áreas con mayor proyección en el diseño de hardware actual. Finalizaremos con un hackatón práctico, en el que podrás aplicar los conocimientos adquiridos resolviendo un reto real con el apoyo de mentores de la UGR y Quintauris.
Una oportunidad única para formarte en tecnologías emergentes, conectar con profesionales del sector y dar tus primeros pasos en el mundo del hardware libre.
Competencias del alumnado
a) El alumnado sabrá/comprenderá
- Los principios fundamentales de la arquitectura RISC-V y sus ventajas en el contexto open source.
- El modelo de trabajo y productos tecnológicos de Quintauris.
- El diseño y despliegue de IP hardware RISC-V open source.
- Cómo trabajar con plataformas cloud y hardware FPGA.
b) El alumnado será capaz de
- Analizar y utilizar herramientas del ecosistema RISC-V.
- Desplegar una IP hardware RISC-V desde la nube hasta una FPGA real.
- Resolver un reto práctico integrando todos los conocimientos adquiridos.
Método de evaluación
Método de Evaluación del Curso basado en el Hackatón Final:
La evaluación del curso «De la Nube a la FPGA: Introducción Práctica a RISC-V con Quintauris» se centrará en el desempeño del alumnado durante el hackatón que tendrá lugar en la última sesión del curso. Para obtener una calificación final, será imprescindible una asistencia mínima del 90% al conjunto de las sesiones formativas previas.
Criterios específicos del Hackatón:
- Aplicación práctica (40%):
- Se evaluará la correcta aplicación de los conceptos vistos en el curso.
- Adecuada integración de las herramientas proporcionadas por Quintauris y el entorno FPGA.
- Creatividad e innovación (20%):
- Soluciones originales y efectivas a los desafíos planteados.
- Capacidad para proponer enfoques novedosos y alternativos.
- Funcionalidad y demostración (20%):
- Que la solución desarrollada sea funcional, efectiva y que cumpla con los objetivos planteados inicialmente.
- Claridad en la demostración técnica ante el jurado evaluador.
- Trabajo en equipo y colaboración (10%):
- Evaluación de habilidades de comunicación y colaboración durante la sesión práctica.
- Distribución equilibrada de tareas y roles entre los miembros del equipo.
- Documentación y presentación (10%):
- Claridad y coherencia en la documentación técnica del proyecto.
- Eficacia y profesionalidad en la presentación oral final.
Formato de Evaluación:
- Un jurado compuesto por miembros del profesorado de la Universidad de Granada y personal técnico de Quintauris evaluará cada proyecto durante el hackatón.
- Cada criterio será puntuado de 0 a 10, y se realizará una media ponderada según los porcentajes descritos para obtener la calificación final del hackatón.
Certificación:
Se otorgará un certificado final con la calificación obtenida tras cumplir con los requisitos establecidos anteriormente.
Lunes, 8 de septiembre de 2025
16:45-19:00 | Introducción a la arquitectura RISC-V: historia, filosofía y evolución. Ángel Berrio, Head of Product Management, Quintauris |
Martes, 9 de septiembre de 2025
16:45-19:00 | Ecosistema RISC-V: herramientas, comunidades, casos de uso. Ángel Berrio |
Miércoles, 10 de septiembre de 2025
16:45-19:00 | Presentación de Quintauris: visión, modelo de negocio y productos. Pedro López, Managing Director of Quintauris España |
Jueves, 11 de septiembre de 2025
16:45-19:00 | Exploración de la plataforma Quintauris: entorno, funcionalidades, primeros pasos. Enrique Pallarés, Head of Profesional Services, Quintauris. |
Lunes, 15 de septiembre de 2025
16:45-19:00 | IP hardware RISC-V open source: introducción, licencias y repositorios. Enrique Pallarés |
Martes, 16 de septiembre de 2025
15:00-17:00 | Parte I: De la nube a la FPGA: flujo de despliegue de una IP en la FPGA. UGR & Quintauris (Enrique Pallares/ UGR) |
17:00-17:30 | Descanso |
17:00-19:30 | Parte II: De la nube a la FPGA: flujo de despliegue de una IP en la FPGA. UGR & Quintauris (Enrique Pallares/ UGR) |
Jueves, 18 de septiembre de 2025
16:45-20:00 | Hackatón final: integración de conceptos y solución de un reto práctico. Todos los participantes, con mentores de UGR y Quintauris |