BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//Centro Mediterráneo - ECPv5.16.1.1//NONSGML v1.0//EN
CALSCALE:GREGORIAN
METHOD:PUBLISH
X-WR-CALNAME:Centro Mediterráneo
X-ORIGINAL-URL:https://cemed.ugr.es
X-WR-CALDESC:Eventos para Centro Mediterráneo
BEGIN:VTIMEZONE
TZID:Europe/Madrid
BEGIN:DAYLIGHT
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
TZNAME:CEST
DTSTART:20250330T010000
END:DAYLIGHT
BEGIN:STANDARD
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
TZNAME:CET
DTSTART:20251026T010000
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
DTSTART;VALUE=DATE:20250908
DTEND;VALUE=DATE:20250919
DTSTAMP:20260517T152107
CREATED:20250611T072607Z
LAST-MODIFIED:20250616T101633Z
UID:55101-1757289600-1758239999@cemed.ugr.es
SUMMARY:De la Nube a la FPGA: Introducción Práctica a RISC-V con Quintauris
DESCRIPTION:Lugar de realización\nFacultad de Ciencias UGR\, Aula A10\nAv. de Fuente Nueva\, s/n \nDirección\nDiego Pedro Morales Santos\nCatedrático de Universidad\nDpto. de Electrónica y Tecnología de los Computadores\nUniversidad de Granada \nCoordinación\nÁngel Berrio Moreno \nHead of Product Management\, Quintauris \nColabora\nQuintauris \nIntroducción\nLa arquitectura RISC-V está revolucionando el mundo del hardware con su enfoque abierto\, modular y altamente escalable. En este curso intensivo\, impartido conjuntamente por la Universidad de Granada y la empresa tecnológica Quintauris\, te sumergirás en el ecosistema RISC-V desde una perspectiva teórica y\, sobre todo\, práctica. \nDurante ocho sesiones repartidas en dos semanas\, conocerás los fundamentos de RISC-V\, su evolución\, y las herramientas open source que lo rodean. A través de seminarios\, talleres y laboratorios prácticos\, trabajarás directamente con la plataforma tecnológica de Quintauris\, aprendiendo a desplegar y probar IP hardware RISC-V desde entornos cloud hasta dispositivos FPGA reales. \nEl curso está diseñado para estudiantes\, investigadores o profesionales del ámbito de la ingeniería electrónica\, informática o telecomunicaciones que deseen adquirir competencias en una de las áreas con mayor proyección en el diseño de hardware actual. Finalizaremos con un hackatón práctico\, en el que podrás aplicar los conocimientos adquiridos resolviendo un reto real con el apoyo de mentores de la UGR y Quintauris. \nUna oportunidad única para formarte en tecnologías emergentes\, conectar con profesionales del sector y dar tus primeros pasos en el mundo del hardware libre. \nCompetencias del alumnado\na) El alumnado sabrá/comprenderá \n\nLos principios fundamentales de la arquitectura RISC-V y sus ventajas en el contexto open source.\nEl modelo de trabajo y productos tecnológicos de Quintauris.\nEl diseño y despliegue de IP hardware RISC-V open source.\nCómo trabajar con plataformas cloud y hardware FPGA.\n\nb) El alumnado será capaz de \n\nAnalizar y utilizar herramientas del ecosistema RISC-V.\nDesplegar una IP hardware RISC-V desde la nube hasta una FPGA real.\nResolver un reto práctico integrando todos los conocimientos adquiridos.\n\nMétodo de evaluación\nMétodo de Evaluación del Curso basado en el Hackatón Final:\nLa evaluación del curso «De la Nube a la FPGA: Introducción Práctica a RISC-V con Quintauris» se centrará en el desempeño del alumnado durante el hackatón que tendrá lugar en la última sesión del curso. Para obtener una calificación final\, será imprescindible una asistencia mínima del 90% al conjunto de las sesiones formativas previas. \nCriterios específicos del Hackatón: \n\nAplicación práctica (40%):\n\nSe evaluará la correcta aplicación de los conceptos vistos en el curso.\nAdecuada integración de las herramientas proporcionadas por Quintauris y el entorno FPGA.\n\nCreatividad e innovación (20%):\n\nSoluciones originales y efectivas a los desafíos planteados.\nCapacidad para proponer enfoques novedosos y alternativos.\n\nFuncionalidad y demostración (20%):\n\nQue la solución desarrollada sea funcional\, efectiva y que cumpla con los objetivos planteados inicialmente.\nClaridad en la demostración técnica ante el jurado evaluador.\n\nTrabajo en equipo y colaboración (10%):\n\nEvaluación de habilidades de comunicación y colaboración durante la sesión práctica.\nDistribución equilibrada de tareas y roles entre los miembros del equipo.\n\nDocumentación y presentación (10%):\n\nClaridad y coherencia en la documentación técnica del proyecto.\nEficacia y profesionalidad en la presentación oral final.\n\n\nFormato de Evaluación: \n\nUn jurado compuesto por miembros del profesorado de la Universidad de Granada y personal técnico de Quintauris evaluará cada proyecto durante el hackatón.\nCada criterio será puntuado de 0 a 10\, y se realizará una media ponderada según los porcentajes descritos para obtener la calificación final del hackatón.\n\nCertificación:\nSe otorgará un certificado final con la calificación obtenida tras cumplir con los requisitos establecidos anteriormente.
URL:https://cemed.ugr.es/curso/25gr48/
CATEGORIES:Curso
ATTACH;FMTTYPE=image/jpeg:https://cemed.ugr.es/wp-content/uploads/2025/06/2f67ca7bb223815fb27a7e8fb4b0c911.jpg
END:VEVENT
END:VCALENDAR