De la Nube a la FPGA: introducción práctica a RISC-V con Quintauris
Información importante
Modalidad y lugar de realización
- El curso se realizará en modalidad virtual pero el hackatón se podrá realizar tanto en modalidad presencial como virtual
- Hackatón presencial: Facultad de Ciencias UGR, Aula A10
Dirección
Almudena Rivadeneyra
Profesora Titular, Dpto. de Electrónica y Tecnología de los Computadores, Universidad de Granada
Coordinación
Ángel Berrio Moreno, Chief Product Officer, Quintauris
Introducción
La tecnología digital transforma todos los sectores de la sociedad, y entender cómo funcionan los sistemas computacionales es una ventaja competitiva para cualquier profesional del siglo XXI. En este curso intensivo, impartido conjuntamente por la Universidad de Granada y la empresa tecnológica Quintauris, explorarás de forma práctica cómo se diseñan y despliegan los sistemas que hacen funcionar el mundo digital.
Durante el curso, adquirirás una visión completa del ciclo de vida de un sistema tecnológico basado en RISC-V, desde sus fundamentos teóricos hasta su implementación y prueba en entornos reales. Trabajarás con herramientas y plataformas utilizadas por la industria tecnológica actual, desarrollando competencias transferibles a múltiples ámbitos profesionales.
El programa finaliza con un hackatón en el que, en equipo, resolverás un reto real con el apoyo de mentores de la UGR y Quintauris, poniendo en práctica tanto los conocimientos técnicos adquiridos como habilidades transversales como el trabajo en equipo, la resolución de problemas y la creatividad.
Una oportunidad única para formarte en tecnologías emergentes, ampliar tu perfil profesional y conectar con expertos del sector, independientemente de tu área de estudio.
Competencias de los alumnos
- Los principios fundamentales de la arquitectura RISC-V y sus ventajas en el contexto open source.
- El modelo de trabajo y productos tecnológicos de Quintauris.
- El diseño y despliegue de IP hardware RISC-V open source.
- Cómo trabajar con plataformas cloud y hardware FPGA.
El alumnado será capaz de
- Analizar y utilizar herramientas del ecosistema RISC-V.
- Desplegar una IP hardware RISC-V desde la nube hasta una FPGA real.
- Resolver un reto práctico integrando todos los conocimientos adquiridos.
Método de evaluación
Método de evaluación del curso basado en el hackatón final:La evaluación del curso «de la Nube a la FPGA: introducción práctica a RISC-V con Quintauris» se centrará en el desempeño del alumnado durante el hackatón que tendrá lugar en la última sesión del curso. Para obtener una calificación final, será imprescindible una asistencia mínima del 90% al conjunto de las sesiones formativas previas.
Criterios específicos del hackatón:
1. Aplicación práctica (40%):
- Se evaluará la correcta aplicación de los conceptos vistos en el curso.
- Adecuada integración de las herramientas proporcionadas por Quintauris y el entorno FPGA.
2. Creatividad e innovación (20%):
- Soluciones originales y efectivas a los desafíos planteados.
- Capacidad para proponer enfoques novedosos y alternativos
3. Funcionalidad y demostración (20%):
- Que la solución desarrollada sea funcional, efectiva y que cumpla con los objetivos planteados inicialmente.
- Claridad en la demostración técnica ante el jurado evaluador.
4. Trabajo en equipo y colaboración (10%):
- Evaluación de habilidades de comunicación y colaboración durante la sesión práctica.
- Distribución equilibrada de tareas y roles entre los miembros del equipo.
5. Documentación y presentación (10%):
- Claridad y coherencia en la documentación técnica del proyecto.
- Eficacia y profesionalidad en la presentación oral final.
Formato de evaluación
- Un jurado compuesto por miembros del profesorado de la Universidad de Granada y personal técnico de Quintauris evaluará cada proyecto durante el hackatón.
- Cada criterio será puntuado de 0 a 10, y se realizará una media ponderada según los porcentajes descritos para obtener la calificación final del hackatón.
Certificación
- Se otorgará un certificado final con la calificación obtenida tras cumplir con los requisitos establecidos anteriormente.
Idiomas ultilizados
- Inglés y español
Semana 1
Lunes, 7 de septiembre de 2026
| 17:00-19:00 | Introducción a la arquitectura RISC-V: historia, filosofía y evolución. Ángel Berrio, chief product officer, Quintauris. |
Martes, 8 de septiembre de 2026
| 17:00-19:00 | Ecosistema RISC-V: herramientas, comunidades, casos de uso. Ángel Berrio. |
Miércoles, 9 de septiembre de 2026
| 17:00-19:00 | Presentación de Quintauris: visión, modelo de negocio y productos. Pedro López, managing director of Quintauris España. |
Jueves, 10 de septiembre de 2026
| 17:00-19:00 | Exploración de la plataforma Quintauris: entorno, funcionalidades, primeros pasos. Enrique Pallarés, head of Profesional Services, Quintauris. |
Semana 2
Lunes, 14 de septiembre de 2026
| 16:30-19:30 | IP hardware RISC-V open source: introducción, licencias y repositorios. Enrique Pallarés. |
Martes, 15 de septiembre de 2026
| 16:30-19:30 | Parte I: de la nube a la FPGA: flujo de despliegue de una IP en la FPGA. UGR & Quintauris (Enrique Pallares/ UGR). |
Miércoles, 16 de septiembre de 2026
| 16:30-19:30 | Parte II: de la nube a la FPGA: flujo de despliegue de una IP en la FPGA. UGR & Quintauris (Enrique Pallares/ UGR). |
Jueves, 17 de septiembre de 2026
| 16:00-20:00 | Hackatón final: integración de conceptos y solución de un reto práctico. Todos los participantes, con mentores de UGR y Quintauris. |

